

DDS – direkte digitale Signalerzeugung (2)




Bild 3: Spannung unerwünschter Ausgangsfrequenzen bei $f_A = 1$ MHz; Bandbreite 200 MHz




Bild 4: Spannung unerwünschter Ausgangsfrequenzen bei $f_A = 1$ MHz; Bandbreite 2 MHz




Bild 5: Spannung unerwünschter Ausgangsfrequenzen bei $f_A = 160$ MHz; Bandbreite 200 MHz




Bild 6: Spannung unerwünschter Ausgangsfrequenzen bei $f_A = 160$ MHz; Bandbreite 2 MHz




Bild 7: Phasenrauschen P_R in Abhängigkeit vom Abstand zur Ausgangsfrequenz $f_A = 159,5$ MHz bei verschiedenen Referenztaktten




Bild 8: Phasenrauschen P_R in Abhängigkeit vom Abstand zur Ausgangsfrequenz $f_A = 9,5$ MHz bei verschiedenen Referenztaktten

Funktion

DDS-Kern

Die Ausgangsfrequenz f_A ist eine Funktion des Systemtakts f_S , des Werts FTW im Frequenzregister und der Kapazität des Phasenspeichers, die beim AD9951 einen Wert von 2^{32} besitzt.

$$f_A = \frac{\text{FTW} \cdot f_S}{2^{32}}$$

Der Ausgangswert des Phasenspeichers wird als Amplitude einer Kosinusfunktion interpretiert und zum D/A-Umsetzer geleitet.

Phasenregelschleife (PLL)

Eine Phasenregelschleife erlaubt die Vervielfachung des von außen zugeführten Referenztakts f_{CLK} zur Bildung des Systemtakts f_S . Dabei sind über ein Register Faktoren von 4 bis 20 einstellbar. Liegt der in den Bits 3 bis 7 des CFR2 gespeicherte Wert über bzw. unter diesem Bereich, wird der Schaltkreis unter Umgehung der PLL und Auswertung des Pegels am Anschluss CLKMODESELECT (Pin 11) direkt durch den Referenztakt f_{CLK} gesteuert.

Referenztakt

Der AD9951 unterstützt verschiedene Taktmethoden. Er ist sowohl für die differentielle Ansteuerung als auch die über einen einzelnen Anschluss ausgelegt, wobei zusätzlich der Oszillator des ICs und/oder die schaltkreisinterne PLL nutzbar sind.

Legt man CLKMODESELECT (Pin 11) auf H, so ist der interne Oszillator verfügbar. Dadurch kann der AD9951 direkt mit einem Quarz im Bereich von 20 bis 30 MHz betrieben werden. Vor der Weiterleitung dieses Signals an die restlichen Baugruppen des ICs wird es gepuffert am Ausgang CRYSTAL OUT (Pin 10) zur Verfügung gestellt. Über das Bit 9 des CFR2 ist das Zu- und Abschalten des Ausgangspuffers möglich. Das Bit 4 im Register CFR1 lässt sich zum An- und Ausschalten des Systemtakts f_S nutzen.

Der Oszillator kann zur Vermeidung langer Startzeiten nicht in den Energiesparmodus versetzt werden.

CFR1<4>	Pin 11	CFR2<7:3>	f_S	f_A [MHz]
L	H	4...20	$f_{\text{CLK}} \times \text{CFR2}$	80...400
L	H	<4	f_{CLK}	20...30
L	H	>20	f_{CLK}	20...30
L	L	4...20	$f_{\text{CLK}} \times \text{CFR2}$	80...400
L	L	<4	f_{CLK}	10...400
L	L	>20	f_{CLK}	10...400
H	X	X	0	unbenutzt

Frequenzausgang

Der AD9951 beinhaltet einen 14-Bit-D/A-Umsetzer, dessen Ausgangssignal entgegen den meisten anderen D/A-Umsetzern auf die analoge Betriebsspannung und nicht auf Masse bezogen ist. Durch die beiden komplementären Ausgänge wird einerseits ein hoher Endwert des Ausgangsstroms erreicht als auch das Rauschen minimiert.

Der Stromendwert I_A ist durch einen externen Widerstand R_{Set} am Anschluss RSET nach Masse einstellbar.

$$I_A = \frac{39,19}{R_{\text{Set}}}$$

Maximal sind 15 mA möglich, wobei eine Begrenzung auf 10 mA die geringste Ausgangsspannung unerwünschter Ausgangsfrequenzen ergibt.

Serieller I/O-Anschluss

Der serielle Anschluss des AD9951 wurde zur flexiblen, synchronen Kommunikation mit Mikrocontrollern und Mikroprozessoren ausgelegt. Über das Interface ist der Zugriff auf alle Konfigurationsregister des DDS-ICs möglich.

Von der Hardwareseite wird sowohl der Datenaustausch über ein einziges I/O-Pin (SDIO) unterstützt und somit ein Zweidrahtbus gebildet als auch die Übertragung über zwei unidirektionale Leitungen (SDIO und SDO) ermöglicht, wodurch somit ein Dreidrahtbus entsteht. Die beiden optional einsetzbaren Anschlüsse IOSYNC und /CS erlauben eine noch flexiblere Systemarchitektur.

Applikationsschaltung




Bild 9:
Zwei synchronisierte AD9951 dienen als Oszillatoren für einen Direktmischer mit DSP nach der Phasenmethode. An IC3 werden gegenüber IC2 um 90° phasenversetzte Phasensteuerworte gesandt. Die Frequenzsteuerworte beider ICs sind identisch.